Watch qyley/Limber Generic

Generic FPGA modules for Limber platform

Watch qyley/Limber Xplor

Limber Xplor 是用于科研和教学的一个极简 RISC-V 处理器内核。

Watch qyley/module_snapshot

帮你画verilog代码的模块接口图

Watch qyley/LHB

轻量级片上总线LHB，通过python脚本生成，可配置总线连接方式

Watch qyley/verilog-axi forked from mirrors_alexforencich/verilog-axi

Watch qyley/Limber Mini8

Limber Mini8 是一款 8bit 嵌入式 MCU，适合用于在 non-timing critical 的情景下实现可编程的 FSM。

Watch qyley/csma_demo

CSMA_DEMO 使用 verilog 语言实现一个 adhoc 无线网络的 MAC 控制器，基于简化的 IEEE 802.11 CSMA/CA协议，具有随机退避，NAV避让，RTS/CTS信道预约，MAC层帧确认以及重传机制。

Watch qyley/mrt_system

MRT(Modulation Recognition Top)系统用于快速识别调制信号类型，纯verilog语言编写，可进行综合，搭载蜂鸟e203 MCU 软核以及协处理器。