Watch foxtrot024/基于RVfpga的接口实验

主要用于《接口技术》课程实验教学

Watch foxtrot024/Verilog 语言实验

Watch foxtrot024/基于Rocket_SoC的接口实验

主要用于《接口技术》课程实验教学

Watch foxtrot024/基于RocketChip的CPU设计实验

将由Chisel语言生成的rocketchip_system Verilog语言源代码作为基础，根据要求对相应的模块进行重新设计，从而达到进行RISC-V CPU设计实验的目的。

Watch 华中科技大学操作系统团队/蓝牙小车

华中科技大学系统能力综合培养课程（蓝牙小车）实验文档

Watch foxtrot024/片上系统（SoC）设计

用于片上系统（SoC）设计课程教学

Watch foxtrot024/Vivado HLS 教程

用于学习 Vivado 高层次综合（High-Level Synthesis，HLS）