# COA

**Repository Path**: leyuanniao/coa

## Basic Information

- **Project Name**: COA
- **Description**: 计算机组成与系统结构理论课大作业
- **Primary Language**: Verilog
- **License**: MIT
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2020-04-15
- **Last Updated**: 2021-05-01

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# 计算机组成与系统结构大作业

## 介绍
学习过数字逻辑的同学，使用Verilog完成实验。
其他同学可以软件对实验进行模拟。

## 目录说明
每个实验下面的目录名称均按照下面的规则命名：

src为设计源代码，你编写的各个子模块应当全部放在该目录下。

tb存放testbench。

doc存放文档。

modelsim目录用来保存modelsim工程。

quartus目录用来保存quartus工程。