# GenshinCPU

**Repository Path**: jjxgal/nontrival-cpu

## Basic Information

- **Project Name**: GenshinCPU
- **Description**: nwpu nscscc cpu
- **Primary Language**: Verilog
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 1
- **Created**: 2021-03-07
- **Last Updated**: 2022-04-06

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# nontrivalCPU

#### 在未来需要更改和优化的地方
+ ExceptionTypeZero所有信号赋值前面需要加上**'标记**
+ 在ID级需要完善对CP0 & HILO的旁路
+ rsrtread 需要优化
+ 乘除法
+ Control译码需要将RF的异常也传下去
+ Control未定义的指令的检测
### TODO:
EXT.sv 没有Default
Icache也要区分uncache(从龙芯官网得知 )
乘法的优化