# 计组课设

**Repository Path**: hippogypi/2023

## Basic Information

- **Project Name**: 计组课设
- **Description**: ALU部分功能和功能表有出入
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2025-04-11
- **Last Updated**: 2025-04-19

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# 计组课设

#### 介绍
- 软件：QuartusII
- 硬件：超大规模集成电路FPGA芯片EP2C8Q208C8


#### 元件介绍
1.  **超前进位8位置ALU（ALU8）** 
- 用途：运算
- 元件符号图：<br>![输入图片说明](pictureALU8.jpg)
- 管脚介绍: 1. A0-A7,B0-B7为操作数输入端   Q0-Q7运算结果输出端<br> 2. M、C0、S0-S7：运算模式选择
- 功能表：<br>![输入图片说明](pictureALU8%E5%8A%9F%E8%83%BD%E5%9B%BE.png)
2.  **8位寄存器(Regi8）** 
- 用途：存储数据
- 元件符号图：<br>![输入图片说明](pictureRegi8.jpg)
- 管脚介绍：1.  q0-q7输出端，d0-d7输入端<br> 2. CP：脉冲，上升沿时将输入端的数据写入寄存器，并持续输出 <br> 3. CLR：高位时清零
3.  **三态门控制输出的8位寄存器(TriRegi8）** 
- 用途：存储数据，在典型总线结构中防止总线数据混乱
- 元件符号图：<br>![输入图片说明](pictureTriRegi8.jpg)
- 管脚介绍：1.  q0-q7输出端，d0-d7输入端<br> 2. CP：脉冲，上升沿时将输入端的数据写入寄存器 <br> 3. CLR：高位时清零 <br> 4. EN：使能端，高位时将寄存器内的数据输出到外部
4.  **异步模256加1计数器(Cout256)** 
- 用途：作μPC、PC
- 元件符号图：<br>![输入图片说明](pictureCout256.jpg)
- 管脚介绍：<br>1. CLK端脉冲上升沿->计数器+1 <br>2. Q0-Q7输出端，D0-D7输入端 <br>3. CLR高电位清零
5.  **启停电路(SST)** 
- 用途：自发控制微程序运行，停机
- 元件符号图：<br>![输入图片说明](pictureSST.jpg)
- 管脚介绍：<br>

#### 参考文献
https://blog.csdn.net/weixin_46841376/category_11166454.html?fromshare=blogcolumn&sharetype=blogcolumn&sharerId=11166454&sharerefer=PC&sharesource=Hippogypi&sharefrom=from_link