# fpgachina25-amd **Repository Path**: Vickyiii/fpgachina25-amd ## Basic Information - **Project Name**: fpgachina25-amd - **Description**: No description available - **Primary Language**: Unknown - **License**: MIT - **Default Branch**: master - **Homepage**: None - **GVP Project**: No ## Statistics - **Stars**: 19 - **Forks**: 3 - **Created**: 2025-08-13 - **Last Updated**: 2025-10-24 ## Categories & Tags **Categories**: Uncategorized **Tags**: None ## README # 2025年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计大赛 AMD赛道参赛指南 ## 赛道概述 本届全国FPGA创新设计大赛 AMD赛道共分为4个子赛道，分别为： - **命题式基础赛道** - **国际赛道 - FPT会议** - **自主选题 - 初级赛道** - **自主选题 - 高级赛道** ## 参考设计 - 命题式基础赛道 [LucasKanade](./reference/LucasKanade/readme.md) - 国际赛道 [activation_accelerator_tutorial](https://github.com/ZHAODONG-LYU/activation_accelerator_tutorial) ### 🌟 2025年竞赛重点特色 #### 国际化升级 > **今年新增国际赛道**，与国际会议FPT(International Conference on Field Programmable Technology)竞赛接轨，将通过全国大学生嵌入式芯片与系统设计竞赛FPGA创新设计竞赛-AMD通道报名，为参赛学生提供国际学术交流平台。 每个赛道对参赛选手的年级、提交的格式，大模型辅助优化设计以及开源有不同的要求，请同学们仔细阅读以下赛道的内容，并选择合适的赛道。 ## 命题式基础赛道（大一至大三在校本科生） ### 赛道简介 **随着大模型生成代码的能力越来越强**，命题式基础赛道鼓励学生积极使用大模型工具，并将**基于提示词工程的LLM辅助优化代码记录**详细体现在设计报告中。高层次综合（High-Level Synthesis, HLS）已成为 FPGA/异构计算中重要的设计方法。本赛道以**基于Vitis HLS 工具的加速器内核设计**为核心，要求利用 LLM 辅助进行设计优化，包含设计空间探索、代码重构、性能/资源权衡等方面。选手需根据给定的功能描述与性能目标，利用 HLS 工具完成HLS IP设计，并通过大模型辅助优化，实现更高效的硬件设计。学有余力的同学更鼓励设计**基于大模型协助优化HLS代码生成的智能体应用**，相关创新方法也需要在报告中充分展示，均在评分标准中有体现。 ### 初赛赛题仓库： https://gitee.com/Vickyiii/hlstrack2025 ### 设计任务 参赛队伍需在指定项目的基础上，完成以下设计任务之一（二选一）： - **信号处理任务** - **神经网络加速器设计任务** > **注意：** 任务具体赛题细节将在10月中旬发布，赛题任务完成时间为两周。赛题任务完成后将代码和报告按照格式要求提交至大赛系统并在GitHub上开源。进入决赛的选手将在规定时间内按照决赛赛题要求，完成HLS IP设计上PYNQ板卡的现场测试的需求，并现场答辩。 ### 设计与优化要求 #### 工具与平台限制 - **HLS工具限制**： - 必须使用 Vitis HLS 工具（推荐 AMD Vitis HLS 2024.2） - 允许使用 LLM（Deepseek、Qwen等任意公开大模型）辅助优化，允许使用微调后的本地大模型，允许使用基于大模型构建的协助优化代码生成的智能体应用，均需提交体现大模型优化设计的交互记录 - 推荐：DeepSeek-Coder，Qwen-Coder 等 - **板卡限制**： - AMD PYNQ-Z2 #### 优化目标（按赛题要求） - 减少片上存储（BRAM）使用 - 提升流水线性能（降低 II / 提高吞吐率） - 提高性能/资源比（MACs/DSP 或 throughput/BRAM） #### 提交内容 **代码文件包：** - HLS 源代码与工程文件（必须按照给定的提交格式） - 输出正确性验证结果（C代码仿真与联合仿真通过的报告文件） **设计报告：** - 设计原理和功能框图 - 优化方向选择与原理 - LLM 辅助优化记录（Prompt 与模型回答， 智能体工作流设计方法） - 优化前后性能与资源对比报告（含 BRAM/LUT/FF/DSP/II/Latency） ### 评测指标与权重 | 评测项 | 权重 | | ------------------------ | ---- | | 功能正确性（输出质量） | 30% | | 性能与资源优化效果 | 30% | | LLM 辅助优化设计 | 20% | | 可复现工程代码与报告质量 | 20% | ### 赛程安排 #### 备赛期 * **报名开始至10月初：** 下载并学习Vitis HLS工具使用，学习使用LLM 提示词优化设计并复现案例工程 #### 初赛 * 初赛赛题仓库：https://gitee.com/Vickyiii/hlstrack2025 - **10月18日（Day 0）：** 初赛发布赛题与工程代码 - **11月1日（Day 14）：** 代码以及报告提交至系统 #### 决赛 - **11月29日：** FPGA创新设计赛道现场决赛 ### 参考工程案例 #### 基于Vitis HLS实现的 Lucas-Kanade（LK）光流算法在FPGA上的硬件加速 **学习重点：** 大模型提示词工程以及优化过程 #### AMD官方高层次综合工具项目学习案例 **网址：** https://xilinx.github.io/xup_high_level_synthesis_design_flow/ **学习重点：** 高层次综合工具优化策略 **项目案例：** - FIR - MatMul - Convolution Filter - Sobel ## 国际赛道 - FPT会议 ### 赛道背景 随着全球智能汽车和自动驾驶产业的快速发展，算法模型日益复杂、数据处理量剧增，对车载计算平台提出了前所未有的实时性和能效挑战。传统的CPU和GPU架构在自动驾驶场景下已难以兼顾高性能与低功耗。FPGA（现场可编程门阵列）凭借高度并行、低时延、可定制和可重构等优势，日益成为自动驾驶算法工程落地的重要技术支撑。然而，如何充分释放FPGA的潜能，实现高效的软硬件协同与敏捷开发，已成为业界和学术界关注的焦点。 本竞赛聚焦L5级无人驾驶复杂算法与大模型AI推理的FPGA硬件加速设计，旨在推动前沿算法与硬件创新深度融合，促进成果的工程化和可持续发展。 ### 赛题内容 本届竞赛设立两个赛题方向，具体赛题要求和评测指标详见FPT会议[竞赛官网](https://fpt2025.shanghaitech.edu.cn/design-competition/) #### 1. SLAM算法FPGA加速与优化赛题 面向嵌入式/边缘自动驾驶场景，要求基于AMD KV260平台，对公开KITTI数据集的SLAM算法进行软硬件协同加速设计，着重考察定位精度、加速性能与工程创新。 #### 2. 大模型激活函数FPGA加速赛题 针对端侧大语言模型推理中核心激活函数，要求基于AMD KV260平台, 设计高效的FPGA硬件加速方案，支持bf16数据类型，重点考察运算精度、资源复用和吞吐性能。 ### 赛程安排 #### 初赛评审 * 双盲评审，确保公平公正 * 专家来自国际知名高校、企业及 FPGA 领域专家库 * 评分指标见附件赛题要求 #### 提交内容 * 论文报告（英文，IEEE conference 双栏模板，正文不多于 4 页 + 不限篇幅附页，详见附件要求。获奖 后，仅正文部分会被收录到 FPT 会议电子论文集。） * 可复现工程文件（含 Vivado 工程、复现脚本、测试数据、Github 地址等，获奖项目需开源） * 演示视频（5分钟以内，展示算法功能、硬件加速效果、部署演示等） #### 决赛评审 * 5分钟汇报，5分钟现场展示，5分钟答辩，考察创新性、可扩展性与工程实现 * 必须提交英文答辩 PPT 和实物（可搭建演示小车等） * 因特殊原因无法现场参赛者可申请线上参加决赛 #### 评分指标： * 性能与技术创新性（40%） * 现场答辩及演示效果（40%） * 论文报告（20%） #### 参考设计 - [activation_accelerator_tutorial](./reference/activation_accelerator_tutorial/README.md) - [测试向量](https://github.com/ZHAODONG-LYU/activation_accelerator_tutorial/tutorial/测试向量.docx) ## 自主选题 - 初级赛道（大一至大三在本科生） 参赛队伍可自由选择AMD FPGA/ZYNQ系列的器件，作品将重点考察队伍逻辑、状态机、时序、接口等基本FPGA设计能力，队员必须为本科三年级及以下年级学生，鼓励队伍在最终作品提交报告中体现作品的创新性以及设计优化的过程。此赛道对使用ARM等处理器上的软件工作不作为主要考核指标。 **注意：** * 报名后台系统有对学生证的审核流程，如发现违规报名将取消参赛资格。 * 该赛道所有提交的作品需提交可复现工程, 进入决赛的队伍需要将项目开源在Github * LLM 辅助优化内容，或LLM智能体的设计及使用必须涵盖在设计报告中 ### 评测指标与权重 | 评测项 | 权重 | | ------------------------ | ---- | | 功能正确性（输出质量） | 20% | | 性能与资源优化效果 | 20% | | 作品创新性 | 20% | | LLM 辅助优化设计 | 20% | | 可复现工程代码与报告质量 | 20% | ## 自主选题 - 高级赛道（大四及硕博） 此赛道参赛队伍可以使用AMD的FPGA、Zynq和Versal器件，无逻辑资源限制，无队员学历限制。鼓励队伍综合考虑软硬件协同，充分发挥器件整体性能。建议作品提交报告中加入对设计优化、创新应用价值、同行比较等讨论。 **注意：** * 报名后台系统有对学生证的审核流程，如发现违规报名将取消参赛资格。 * 该赛道所有提交的作品需提交可复现工程，建议开源 * LLM 辅助优化记录，或LLM智能体的设计及使用记录必须涵盖在设计报告中 ### 评测指标与权重 | 评测项 | 权重 | | ------------------------ | ---- | | 功能正确性（输出质量） | 20% | | 性能与资源优化效果 | 30% | | 创新应用价值 | 20% | | LLM 辅助优化设计 | 10% | | 可复现工程代码与报告质量 | 20% | --- ## 附录 ### 官方板卡链接 - **KV260:**[AMD Kria KV260 Vision AI Starter Kit](https://www.amd.com/en/products/system-on-modules/kria/k26/kv260-vision-starter-kit.html) - https://xilinx.github.io/kria-apps-docs/kv260/2022.1/linux_boot/ubuntu_24_04/build/html/docs/intro.html - https://docs.amd.com/r/en-US/ug1089-kv260-starter-kit/Summary - **PYNQ-Z2:**[AMD PYNQ-Z2 Board](https://www.amd.com/en/corporate/university-program/aup-boards/pynq-z2.html) --- ## 技术支持 为帮助参赛同学解决竞赛过程中遇到的各类问题，我们提供多种技术支持渠道。推荐优先在AMD FPGA中文技术论坛寻求专业解答。 ### 官方参考资料 - https://github.com/Xilinx/Vitis-Tutorials ### 常见问题FAQ 报名指南、赛道选择等常见问题，将在**2025年AMD FPGA竞赛FAQ云文档**中持续更新维护。 https://docs.qq.com/doc/DR1NzWnJua25MYWFL ### 培训与交流 - **交流QQ群：** 1022632722 - **命题式FPGA设计能力专项GitHub：** https://gitee.com/Vickyiii/fpgachina25-amd ### 技术问题咨询 **AMD中文技术论坛：** 面向广大开发者的专业技术交流平台，历史讨论中包含大量问题解答 [https://forums.xilinx.com/cn](https://forums.xilinx.com/cn) ### 其他问题咨询 **邮箱联系：** [fpgacamp.cn@outlook.com](mailto:fpgacamp.cn@outlook.com)