# digitalClock-VHDL

**Repository Path**: Mount256/digitalClock-VHDL

## Basic Information

- **Project Name**: digitalClock-VHDL
- **Description**: 基于VHDL语言的数字电子钟设计
- **Primary Language**: VHDL
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2025-08-16
- **Last Updated**: 2025-08-17

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

数字电子钟是一种用数字显示秒、分、时的记时装置，该数字电子钟的功能和特点有：时钟源产生1Hz时钟脉冲，用以提供“秒”的计数；设计两个六十进制的计数器对“分”、“秒”信号计数，二十四进制计数器对“时”信号计数；通过“时”、“分”校正电路进行时间的校正；通过组合逻辑电路实现报时功能和闹铃功能，由蜂鸣器发出提醒。本设计使用'Quartus II'软件进行设计，所采用的硬件语言是'VHDL'。