# synFiFO

**Repository Path**: LittleShark/syn-fi-fo

## Basic Information

- **Project Name**: synFiFO
- **Description**: 一个简单异步FIFO的实现
- **Primary Language**: Verilog
- **License**: Apache-2.0
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 3
- **Forks**: 0
- **Created**: 2021-09-23
- **Last Updated**: 2026-03-02

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# Introduction
这是一个通过Verilog实现的异步FIFO代码
整篇文章参考自 知乎上 [面试必杀技：异步FIFO（上） -- CDC的那些事（5）](https://zhuanlan.zhihu.com/p/148175468)

## 整体图
![Diagram](./Picture/top.svg "Diagram")
## RTL图
![读控制部分RTL图](/Picture/read_control.png)
![写控制部分RTL图](./Picture/write_control.png)
![整体图](./Picture/整体框图.png)