# gen_tb

**Repository Path**: Aisha-2021/gen_tb

## Basic Information

- **Project Name**: gen_tb
- **Description**: 自动例化verilog module 的工具
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2024-03-30
- **Last Updated**: 2024-11-16

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# gen_tb

#### 介绍

自动生成verilog module testbench 模板的工具

#### windows下4种使用方法

1. 直接使用gen_tb.exe

将.v文件和gen_tb.exe放在同一路径，双击gen_tb.exe，根据提示输入文件名，回车即可。

当一个.v文件中含有多个module时只会例化第一个。

2. 使用命令

![输入图片说明](pic5198e6657bf26f9bed085f2c05df5b1.png)

3. 使用脚本

![输入图片说明](pic8099af6e5ca2fa537f02386357e489f.png)

**请注意使用对应的解释器版本：** 

 **gen_tb.cp312-win_amd64.pyd 对应的python版本为3.12** 

 **建议把.pyd文件放到python安装目录下的DLLs文件夹中，这样就不用每个python工程都带有.pyd文件了。**

 **假如是默认安装路径，把**

 **gen_tb.cp31X-win_amd64.pyd文件放到 C:\Users\xxxxxx\AppData\Local\Programs\Python\Python31X\DLLs中即可。** 

4. 安装gen-tb包

安装命令：`pip install gen-tb`

例：


```
from gen_tb import gen_tb

module_list = ['./rtl/adder.v', 'fadd.v']

for module in module_list:

    gen_tb.gen_verilog_tb(module)
```


注意: 这种方法支持的python版本为3.12


#### linux下使用说明
解压gen_tb-1.1.1.tar.gz，将gen_tb-1.1.1/gen_tb/下的gen_tb.cpython-312-x86_64-linux-gnu.so文件

放到/usr/local/lib/python3.12/site-packages文件夹下，采用以下方式调用
```
from gen_tb import gen_verilog_tb

module_list = ['clk_div_3_or.v']
for module in module_list:
    gen_verilog_tb(module)
```

#### 其他说明

若发现bug可联系我修复。

若发现闪退，可打开终端执行，会打印log。

![输入图片说明](image.png)

这个问题是我在代码中添加汉语注释引起的，删除注释就正常了。

应该是汉语的编码格式导致，暂无精力解决 :tired_face: ，记录一下。